nbhkdz.com冰点文库

Verilog 脉冲发生器程序

时间:2014-10-30


Verilog 脉冲发生器程序 2014-08-12 14:35:17| 分类: 默认分类 |举报|字号 订阅 /****************************************************************************** ********* 实现功能简述 本模块主要功能是产生一个确定时钟周期长度(最长为 256 个时钟周期)的脉冲信号,可以 自己设定脉冲长度,输出的脉冲信号与时钟上升沿同步 脉冲宽度 = pulsewide + 1 时钟周期; 输入一个启动信号后, 可以产生一个固定时钟周期长度的脉冲信号, 与启动信号的长短无关! 脉冲宽度可调! 1、可以调整输出脉冲宽度 2、只要输入一个启动信号,不论启动信号宽度——需要能够触发设计,就输出脉冲 3、再输出一个完整的脉冲过程中,不论输入多少个启动信号,都只会输出一个脉冲 4、不论启动脉冲的宽度多大,输出的脉冲宽度恒定 ++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++ +++++++++++++++++ ******************************************************************************* ********/ module confirmpulse ( clk, reset, start, pulse, pulsewide ); input clk, reset, start; input [7:0] pulsewide; output pulse; reg pulse; reg counten; reg [7:0] count; //计数器启动标记,表示一次延时计数开始 always @ ( posedge clk ) begin if ( reset == 'b0 ) counten <= 'b0; else begin if ( start == 'b1 ) counten <= 'b1; else if ( start == 'b0 && count > pulsewide ) counten <= 'b0; end

end //延时计数器,保证延时 pulsewide 个时钟周期 always @ ( posedge clk ) begin if ( reset == 'b0 ) count <= 'b00000000; else begin if ( counten == 'b0 ) count <= 'b00000000; else if ( counten == 'b1 && count <= pulsewide ) count <= count + 1; else if ( counten == 'b0 && start == 'b0 ) count <= 'b00000000; end end //输出定宽脉冲 always @ ( negedge clk ) begin if ( reset == 'b0 || count >= pulsewide ) pulse <= 'b0; else if ( counten == 'b1 ) pulse <= 'b1; end endmodule


Verilog 脉冲发生器程序.doc

Verilog 脉冲发生器程序 - Verilog 脉冲发生器程序 2014-0

基于FPGA的单脉冲发生器.doc

西安邮电学院 FPGA 硬件课程设计报告 题目: 可编程的单脉冲发生器 系部专业: ...熟悉了 Verilog程序设计,并让我有机会把理论与实际相结合,掌握了宝 贵的...

verilog语言基本程序.doc

verilog语言基本程序_计算机软件及应用_IT/计算机_专业资料。1.设计一个产生 0100100111 的序列信号发生器。 module generator(out,clk,state); output [3:0]state...

简易脉冲信号发生器.doc

学号10780133 EDA 技术及应用 设计说明书简易脉冲信号发生器 起止日期: 2013 年...系统框图、Verilog HDL 语言设计程序或原理图。 对各子模块的功能以及各子模块...

基于FPGA的单脉冲发生器.doc

低电平有效,程序重新执行,计数器清零。 8 位控制脉冲信号的宽度。 按键控制 ...6. 参考资料等《基于 Verilog 的 FPGA 设计基础》 杜慧敏、李宥谋、赵全良...

交通灯控制器的Verilog程序.doc

交通灯控制器的Verilog程序 - 武汉科技大学 课题: 课题:交通灯控制器的

简易脉冲信号发生器.doc

简易脉冲信号发生器 - EDA课程设计,建议脉冲发生器... 学号EDA 技术及应用 设计说明书简易脉冲信号发生器 起...2) 系统框图、Verilog HDL 语言设计程序或原理图。 ...

可控脉冲发生器的设计EDA课设报告_图文.doc

VerilogHDL 以及 AHDL(Altera Hardware Description Language)等多种设计输入形式,...?100% N ?1 三、设计内容编写实现可控脉冲发生器程序, 通过脉冲周期和占空比...

Verilog HDL 之 顺序脉冲发生器.doc

Verilog HDL 之 顺序脉冲发生器 - /*** ***/ `t...

PWM信号发生器的设计程序(veriloghdl).doc

PWM信号发生器的设计程序(veriloghdl) - PWM 信号发生器的设计程序 module pwmgen(clk,rst,ce,addr,write,wrdata,read,bytese...

Verilog HDL 之 序列信号发生器.doc

Verilog HDL 之 序列信号发生器_电子/电路_工程科技_专业资料。Verilog HDL 之 序列信号发生器一、原理 在数字电路中, 序列信号是指在同步脉冲作用下循环地产生...

基于Verilog HDL的信号发生器的设计.pdf

基于Verilog HDL的信号发生器的设计 - 旨在研究设计一种可以产生正弦波、方波、三角波和锯齿波等四种波形,且输出波形的幅值、频率可调的信号发生器.在Altera公司的...

Verilog HDL经典程序.doc

Verilog HDL经典程序_电子/电路_工程科技_专业资料。很经典的数字系统设计程序,...10110101 序列发生器 module generator(clk, clk_in or clr, dout); input ...

用verilog写的正弦波发生器.txt

verilog写的正弦波发生器 - module sin(clk,rst_n,

verilog编写的三角波程序.pdf

verilog编写的三角波程序_电子/电路_工程科技_专业资料。verilog编写的三角波程序 `timescale 1ns / 1ps /// // Company: // Engineer: // // Create Date:...

基于FPGA函数信号发生器的设计与实现(arm_verilog_dds)....pdf

基于FPGA函数信号发生器的设计与实现(arm_verilog_dds) - 江苏大学 硕士学位论文 基于FPGA函数信号发生器的设计与实现 姓名:黄振华 申请学位级别:硕士 专业:控制...

第6章 Verilog HDL设计进阶习题_图文.ppt

序列信号是指在同步脉冲作用下循环地产生一串周期性...的序列发生器,用移位寄存器或用同步时序电路实现,并...器设计 (1)实验目的:学习利用Verilog完成实用程序的...

Quartus II设计正弦信号发生器.pdf

Quartus II设计正弦信号发生器 - 第三章 Quartus II 设计正弦信号发生器 Quartus II 设计工具完全支持 VHDL、Verilog 的设计流程,其内部嵌有 VHDL、...

基于FPGA的多功能信号发生器设计与实现.pdf

芯片设计信号发生器的方法具有可移植性差、硬件结构和编写 DDS源程序复杂等问题,...针对采用 VHDL 或 Verilog HDL 语言设计一 相位控制字 输入 PCW 频率控制字 ...

基于FPGA的DDS信号发生器设计_图文.doc

基于 FPGA 的 DDS 信号发生器设计 二、课程设计...每来一个时钟 脉冲, 相位增量寄存器频率控制数据与...Verilog HDL 源程序 文件,并用硬件描述语言 Verilog...