nbhkdz.com冰点文库

Verilog 脉冲发生器程序

时间:2014-10-30


Verilog 脉冲发生器程序 2014-08-12 14:35:17| 分类: 默认分类 |举报|字号 订阅 /****************************************************************************** ********* 实现功能简述 本模块主要功能是产生一个确定时钟周期长度(最长为 256 个时钟周期)的脉冲信号,可以 自己设定脉冲长度,输出的脉冲信号与时钟上升沿同步 脉冲宽度 = pulsewide + 1 时钟周期; 输入一个启动信号后, 可以产生一个固定时钟周期长度的脉冲信号, 与启动信号的长短无关! 脉冲宽度可调! 1、可以调整输出脉冲宽度 2、只要输入一个启动信号,不论启动信号宽度——需要能够触发设计,就输出脉冲 3、再输出一个完整的脉冲过程中,不论输入多少个启动信号,都只会输出一个脉冲 4、不论启动脉冲的宽度多大,输出的脉冲宽度恒定 ++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++ +++++++++++++++++ ******************************************************************************* ********/ module confirmpulse ( clk, reset, start, pulse, pulsewide ); input clk, reset, start; input [7:0] pulsewide; output pulse; reg pulse; reg counten; reg [7:0] count; //计数器启动标记,表示一次延时计数开始 always @ ( posedge clk ) begin if ( reset == 'b0 ) counten <= 'b0; else begin if ( start == 'b1 ) counten <= 'b1; else if ( start == 'b0 && count > pulsewide ) counten <= 'b0; end

end //延时计数器,保证延时 pulsewide 个时钟周期 always @ ( posedge clk ) begin if ( reset == 'b0 ) count <= 'b00000000; else begin if ( counten == 'b0 ) count <= 'b00000000; else if ( counten == 'b1 && count <= pulsewide ) count <= count + 1; else if ( counten == 'b0 && start == 'b0 ) count <= 'b00000000; end end //输出定宽脉冲 always @ ( negedge clk ) begin if ( reset == 'b0 || count >= pulsewide ) pulse <= 'b0; else if ( counten == 'b1 ) pulse <= 'b1; end endmodule


Verilog 脉冲发生器程序.doc

Verilog 脉冲发生器程序 - Verilog 脉冲发生器程序 2014-0

个人用verilog写的脉冲发生器代码.doc

个人用verilog写的脉冲发生器代码 - module confirmpuls

基于Verilog-HDL的信号发生器的设计.doc

基于 Verilog HDL 的信号发生器的设计 一、实验目的 应用 Verilog 进行编写四种波形发生的程序,并结合 DE2 板与 DVCC 实验板上的 D/A 转 换器在示波器显示出...

交通灯控制器的Verilog程序.doc

交通灯控制器的Verilog程序 - 武汉科技大学 课题: 课题:交通灯控制器的

基于Verilog HDL的信号发生器的设计.pdf

基于Verilog HDL的信号发生器的设计 - 旨在研究设计一种可以产生正弦波、方波、三角波和锯齿波等四种波形,且输出波形的幅值、频率可调的信号发生器.在Altera公司的...

基于FPGA的单脉冲发生器.doc

低电平有效,程序重新执行,计数器清零。 8 位控制脉冲信号的宽度。 按键控制 ...6. 参考资料等《基于 Verilog 的 FPGA 设计基础》 杜慧敏、李宥谋、赵全良...

基于Verilog+HDL的信号发生器的设计_图文.pdf

基于Verilog+HDL的信号发生器的设计 - The Design of Signal Generator Based ...... 基于Verilog+HDL的信号发生器的设计_电子/电路_工程科技_专业资料。The Design...

Verilog HDL 之 顺序脉冲发生器.doc

Verilog HDL 之 顺序脉冲发生器 - /*** ***/ `t...

PWM信号发生器的设计程序(veriloghdl).doc

PWM信号发生器的设计程序(veriloghdl) - PWM 信号发生器的设计程序 module pwmgen(clk,rst,ce,addr,write,wrdata,read,bytese...

简易脉冲信号发生器..doc

学号EDA 技术及应用 设计说明书简易脉冲信号发生器 起止日期: 2013 年 12 月...2) 系统框图、Verilog HDL 语言设计程序或原理图。 3) 对各子模块的功能以及...

Verilog HDL 之 序列信号发生器.doc

Verilog HDL 之 序列信号发生器_电子/电路_工程科技_专业资料。Verilog HDL 之 序列信号发生器一、原理 在数字电路中, 序列信号是指在同步脉冲作用下循环地产生...

verilog语言基本程序.doc

verilog语言基本程序_计算机软件及应用_IT/计算机_专业资料。1.设计一个产生 0100100111 的序列信号发生器。 module generator(out,clk,state); output [3:0]state...

简易脉冲信号发生器.doc

学号10780133 EDA 技术及应用 设计说明书简易脉冲信号发生器 起止日期: 2013 年...系统框图、Verilog HDL 语言设计程序或原理图。 对各子模块的功能以及各子模块...

可控脉冲发生器的设计EDA课设报告资料_图文.doc

VerilogHDL 以及 AHDL(Altera Hardware Description Language)等多种设计输入形式,...?100% N ?1 三、设计内容编写实现可控脉冲发生器程序, 通过脉冲周期和占空比...

PWM信号发生器(verilog).txt

PWM信号发生器(verilog) - module pwmgen(clk,rs

简易脉冲信号发生器.doc

简易脉冲信号发生器 - EDA课程设计,建议脉冲发生器... 学号EDA 技术及应用 设计说明书简易脉冲信号发生器 起...2) 系统框图、Verilog HDL 语言设计程序或原理图。 ...

verilog实验.doc

软件流程图或 VerilogHDL 源程序等,并作一定的说明...设计课题简易函数发生器 1 基本要求:运用 DE2 上的...将超声波接收模块数出的回波脉冲信号送至 DE2,经...

基于FPGA的信号发生器设计_图文.doc

20 5.1 Verilog HDL 源程序:... 20 5.2 ...触发时钟脉冲 由一个频率可以控制的频率发生器产生, 通过改变频率发生器的频率 设置值,实现调整计数器产生的地址...

Verilog HDL经典程序.doc

Verilog HDL经典程序_电子/电路_工程科技_专业资料。很经典的数字系统设计程序,...10110101 序列发生器 module generator(clk, clk_in or clr, dout); input ...

Quartus_II设计正弦信号发生器{修}.pdf

Quartus_II设计正弦信号发生器{修} - 第三章 Quartus II 设计正弦信号发生器 Quartus II 设计工具完全支持 VHDL、Verilog 的设计流程,其内部嵌有 VH...