nbhkdz.com冰点文库

基于SOPC的DDS函数信号发生器的设计

时间:2011-06-07


您的论文得到两院院士关注
文章编号 :1008-0570(2010)10-2-0043-03

博士论坛

基于 SOPC 的 DDS 函数信号发生器的设计
Design of DDS Function Signal Generator Based on SOPC
(株洲职业技术学院)

肖炎根

XIAO Yan-gen
摘要 : 系 统 的 控 制 中 心 采 用 SOPC Builder 创 建 的 NiosⅡ 软 核 处 理 器 , 其 性 能 具 有 可 配 置 性 , 使 得 系 统 的 生 命 周 期 长 。 系 统 利 用 DSP Builder 强 大 的 图 形 化 界 面 建 立 波 形 发 生 器 的 模 型 , 并 生 成 VHDL 文 件 , 使 得 系 统 的 设 计 更 为 直 观 和 简 化 。 系 统 采 用 SOPC 方 案 实 现 了 DDS 函 数 信 号 发 生 器 。 关键词 : DDS; NiosⅡ; SOPC; DSP Builder 中图分类号 :TN741 文献标识码 :A

Abstract: The control center of the system consists of the Nios Ⅱ processor is built by SOPC Builder. It is configurable, thus it can extend the use of time. The model of the wave generator is built by DSP Builder, and the VHDL file is generated automatically. Thus the design of the system is simple. The system is realized by SOPC scheme. Key words: DDS; NiosⅡ; SOPC; DSP Builder

1 引言
直接数字频率合成 DDS 是从相位概念出发直接合成所需 波形的一种新的频率合成技术, 标志着第三代频率合成技术的 出现。 目前实现 DDS 函数信号发生器的方式主要有 DDS 芯片+ MCU 方案、 DDS 芯片+DSP 方案和 SOPC 方案。本文讨论采用 SOPC 方案实现 DDS 函数信号发生器的设计方法。系统设计了 方波、 锯齿波和三角 A、 两路输出,A、 两路都能输出正弦波、 B B 波等常用波形,B 还能输出 AM、 PM、 FM、 2ASK、 2FSK 和 2PSK 波 等专用波形。

3 系统的硬件设计
3.1 Nios II 软核处理器 NiosⅡ软核处理器由 NiosII 处理器内核和连接到 Avalon 总线上的 IP 内核组成。 Quartus II 9.0/SOPC Builder 中创建本 在 系统 NiosⅡ软核处理器,需添加的 IP 内核及方法如下。 ① NiosII 处理器内核:在组件栏中选择 Component Library/ Nios II Processor,并选择 Nios II/f 型。 ② JTAG UART 内核 : 在组件栏中选择 Interface protocols/ serial/JTAG UART。 ③ SDRAM 控制器内核 : 在 组件 栏 中 选择 Memories and Memory Controllers/SDRAM/SDRAM Controller, 设置 Data width、 ROW width 和 Column width 分别为 16biits、 13biits 和 10biits。 ④ Avalon 三 态 桥 内 核 : 在 组 件 栏 中 选 择 Bridges and Adapters/Memory Mapped/Avalon_MM Tristate Bridge。 ⑤ CFI 内核: 在组件栏中选择 Memories and Memory Con- trollers/Flash/Flash Memory Interface, 设 置 Address Width、 Data Width 分别为 24biits、 8biits。 ⑥ EPCS 内核:在组件栏中选择 Memories and Memory Con- trollers/Flash/EPCS Serial Flash Controller。 ⑦Timer 内核: 在组件栏中选择 Peripherals/Microcontrollter Peripherals/Interval Timer。 ⑧ PIO 内核: 在组件栏中选择 Peripherals/Microcontrollter Peripherals/PIO, 设置 With 为 3biits。 ⑨ SRAM 内 核 : 加 入 开 发 板 自 带 的 IP 内 核 SRAM_16BIT_512K。 ⑩ 自定义的键盘控制器内核、自定义的 OCMC4X20 字符 点阵液晶显示器内核和自定义的波形发生控制器内核。 自定义键盘控制器内核由键盘控制器任务逻辑、 键值寄存 器和 Avlalon 从端口组成。系统采用 4*4 的矩阵键盘,共设了 16 个键,其中包括数字键、 单位键及功能键。键盘控制器任务逻辑 实现键盘扫描和去抖, 并将扫描得到的键值进行以十进制数的
邮局订阅号:82-946 360 元 / 年 - 43 -

技 术 创 新

2 DDS 函 数 信 号 发 生 器 的 结 构 框 图
DDS 函数信号发生器由 FPGA 及外围电路组成, 图 1 是系 统的结构框图。

图 1 DDS 函数信号发生器的结构框图
肖炎根 : 副教授 硕士

《PLC 技术应用 200 例》

博士论坛
形式存储在键值寄存器中, 以中断信号通知 NiosII 对寄存器进 行读取,获取键值。 自定义的波形发生制器内核由寄存器文件和 Avlalon 从端 口组成。系统在内核中定义了 13 个寄存器,A 路定义了 4 个寄 存器分别是 A 路频率控制字寄存器(AFr_reg)、 路相位控制字 A 寄存器(APh_reg)、 路幅度控制字寄存器(AAm_reg)和 A 路输出 A 选择控制字寄存器 (ASe_reg);B 路定义了 9 个寄存器分别是 B 路调制信号频率控制字寄存器 (BMoFr_reg)、 路调制信号相位 B 控制字寄存器(BMoPh_reg)、 路调制信号幅度控制字寄存器/调 B 制 度 (BMoAm_reg)、 路 调 制 信 号 选 择 控 制 字 寄 存 器 B (BMoSe_reg)、 路载波频率控制字寄存器(BCaFr_reg)、 路载波 B B 频率 1 控制字寄存器(BCaFr1_reg)、 路载波相位控制字寄存器 B (BCaPh_reg)、 路输出幅度控制字寄存器(BAm_reg)和 B 路输出 B 选择控制字寄存器(BSe_reg)。 3.2 波形发生器 在 MATLAB/DSP Builder 平台上, 建立波形发生器的模型, 如图 2 所示。

《微计算机信息》 (嵌入式与 SOC)2010 年第 26 卷第 10-2 期

设为 4095*abs([ -1:2/ (2^12):1 ]) -2048。Product2 和 Bus- Array” 方波、 锯齿波 Conv3 实现幅度调节。 DDS1 子模型实现了正弦波、 和三角波的输出,Co_out1 输出的数据位为 28bits,Co_out2 输出 的数据位为 12bits。 ② 专用波形 调幅(AM)波的产生由 DDS1 子模型和 DDS3 子模型组成。 DDS3 子模型是带幅度控制的 DDS 系统,如图 4 所示。DDS1 子 模块 Co_Out2 输出的模拟调制信号通过 Adder1 加到载波的幅 度控制端(Amp3),实现了载波幅度随调制波幅度的变化而变化。

技 术 创 新
图 4 DDS3 子模型原理图 调频(FM)波的产生由 DDS1 子模型和 DDS4 子模型组成。 DDS4 子模型是无幅度控制的 DDS 系统。 DDS1 子模型 Co_Out1 输 出 的 模 拟 调 制 信 号 通 过 Adder2 加 到 载 波 的 频 率 控 制 端 (Freq4),实现了载波的频率随调制波幅度的变化而变化。 调相(PM)波的产生由 DDS1 子模型和 DDS5 子模型组成。 DDS5 子模型是无幅度控制的 DDS 系统。 DDS1 子模型 Co_Out2 输 出 的 模 拟 调 制 信 号 通 过 Adder3 加 到 载 波 的 相 位 控 制 端 (Phase5),实现载波相位随调制波幅度的变化而变化。 二进制幅移键控(2ASK)波由 DDS2 子模型和 DDS6 子模型 组成。 DDS2 子模型是无幅度控制的 DDS 系统,用来产生二进制 基带信号,查找表(BiLUT)的参数 “MATLAB Array ” 设为 0.5*sign ([ -0.9999 :2/ (2^12):1.0001])+0.5。DDS6 子模型是带幅度控制的 DDS 系统,产生载波。二进制基带信号加到载波信号的幅度控 制端(Amp6),实现了载波的幅度随调二进制基带信号电平的变 化而变化。 二进制频移键控(2FSK)波由 DDS2 子模型和 DDS7 子模型 组成。DDS7 子模型是无幅度控制的 DDS 系统。二进制基带信 号控制 Mult1 选择两个不同的频率控制字, 加到 DDS7 子模型 的频率控制端(Freq7), 实现了载波的频率随调二进制基带信号 电平的变化而变化。 二进制相移键控(2PSK)波由 DDS2 子模型和 DDS8 子模型 组成。DDS8 子模型是无幅度控制的 DDS 系统。二进制基带信 号控制 Mult2 选择两个不同的相位控制字, 加到 DDS8 子模型 《现场总线技术应用 200 例》

图 2 波形发生器模型原理图 ① 常用波形 A 路的常用波形的产生由 DDS1 子模型完成,B 路的常用波 形的产生由 DDS9 子模型完成,DDS1 子模型和 DDS9 子模型原 理相同,图 3 是 DDS1 子模型原理图。

图 3 DDS1 子模型原理图 子模型是带幅度控制并有多个查找表的 DDS 系统。 DDS1 Delay1、 Adder4、 AltBus1 构成相位累加器。 Adder5 是相位控制加 法器。 SinLUT1 、 SquLUT、 SawLUT 、 TriLUT 和 Mult4 构成波形 选择部分,其中 SinLUT 的参数 “MATLAB Array” 设为 2047*sin ([0:2*pi/2^12:2*pi]);SquLUT 的 参 数 “MATLAB Array ” 设 为 “MATLAB 2047*sign([ -0.9999 :2/ (2^12):1.0001]);SawLUT 的参数 设为 2047*([ -1:2/ (2^12):1 ]);TriLUT 的 参 数 “MATLAB Array ”
- 44 - 360元 / 年 邮局订阅号:82-946

您的论文得到两院院士关注

博士论坛
为核心实现了 DDS 函数信号发生器。实验证明,应用 SOPC 方 频率转换 案实现的 DDS 函数信号发生器具有频率分辨率极高、 快和频率合成范围宽、 灵活性好、 研制周期短、 生命周期长等 优点。 本文作者创新点:控制中心采用 NiosⅡ软核处理器,可防止 出现处理器过时的弊病。利用 DSP Builder 建立波形发生器的 模型,使得系统的设计更为直观和简化。 参考文献 [1]唐颖,梅海波.单片数控信号发生系统的 SOPC 技术设计与实 现[J].自动化仪表,2008,29(4):96-98. [2]李金传,王峰.基于 Nios II 的信号发生器[J].仪器仪表与检测技 术,2007,26(1):62-65. [3]王书勋.基于 SOPC 的可重构 DDS 信号发生器的设计与实现 [D].北京:华北电力大学,2008.1-62. [4]王广昊,肖明清,高成金.基于 FPGA 的可重构智能仪器设计[J]. 微计算机信息,2009,10-2:159-161。 [5]马品宏.基于 SOPC 的任意波形发生器的研究与开发[D].大连: 大连理工大学,2006.1-77. [6]喻正宁.基于 NiosII 的通用信号源的 SOPC 设计与实现[D].长 春:长春理工大学,2008.1-56. [7]牟涛.基于 LabVIEW 和 SOPC 的智能型函数发生器的研究与 设计[D].成都:西华大学,2009.1-92.
作者简介 :肖炎根(1973-),男,湖南人,肖炎根,副教授,主要研究方

的相位控制端(Phase8),实现了载波的相位随调二进制基带信号 电平的变化而变化。 3.3 FPGA 外围电路的设计 Flash 存储器主要用来存储系统的程序。系统采用 Intel 公 司的 E28F128J3,它是 128Mbit 的存储器,系统选择 8 位数据宽 度的工作方式。SDRAM 主要用来存储运行的程序和数据,系统 采用 micron 公司的 MT48LC32M16A2, 它是 512Mbit 存储器,系 统选择 16 位数据宽度的工作方式。SRAM 采用 ISSI 公司的 IS61LV51216, 它是一个结构为 512K*16 位的高速率 SRAM。 EPCS 主要用来存储 FPGA 配 置 数 据, 系 统 采 用 Altera 公 司 EPCS16。显示电路采用金鹏公司生产的 OCMC4X20 字符点阵 液晶显示器,可以显示 4 行 *20 个字符。DAC 采用 Burr-Brown 公司 AD902, 它是一个 12 位数字信号输入 , 转换速率高达 165MSPS 的 DAC。放大电路采用 Burr-Brown 公司 OPA680。 LPF 电路采用多通道有源低通滤波, 处理器根据输出频率值所 处的频段,控制 PIO 内核输出不同的 3 位数,从而选择不同的滤 波通道。功率放大采用 Analog Devices 公司的 AD811。 3.4 生成硬件的下载文件 在 DSP Builder 中完成模型设计和仿真后,由 Signal Compil- er 工具生成 VHDL 文件,然后在 QuartusⅡ完成 FPGA 型号的设 置,重新编译源程序,并生成一个可调用的波形发生器元件。波 形 发生 器 元 件 、 NiosⅡ 软 核 处 理 器 元 件 、 MegaWizard Plug -In 编辑的 PLL 元件和复位电路构成工程的顶层实体,编 Manager 译工程生成硬件的下载文件,完成硬件的设计。

向: 电路与系统。 Biography:XIAO Yan -gen (1973 - ), male, Hunan, master, associate professor, main research direction: circuit and system. (412001 湖南株洲 株洲职业技术学院电子工程系 ) 肖炎根 (Department of Electronic Engineering, Zhuzhou Professional Technology College, Zhuzhou 412001,China) XIAO Yan-gen 通 讯 地 址 :(412001 湖 南 省 株 洲 市 红 旗 北 路 476 号 株 洲 职 业 技 术学院电子工程系电子通信教研室 ) 肖炎根
( 收稿日期 :2009.12.12)( 修稿日期 :2010.03.25)

4 系统的软件设计
系统以 NiosⅡIDE 为软件开发平台,用 C 语言编程,编译、 调试/运行成功后,使用 Flash Programmer 编程将可执行文件.elf 下载到 Flash 存储器, PGA 的配置文件.sof 下载到 EPCS 配置芯 片,完成系统的设计。图 6 是系统主程序的流程图。

技 术 创 新

(上接第 38 页) [4]田泽主编.嵌入式系统开发与应用教程.北京:北京航空航天大 学出版社.2005
[5]王新翠.接地网接地电阻的优化算法.北京:微计算机信息, 2007,18, 页。 105 作者简介 :蒋忠仁,(1948-),男,汉族,上海市人,上海商学院-信息 与计算机学院教授,信息与检测专业,研究方向:信息检测、 电子 商务。 Biography:JIANG Zhong -ren , male, Han nationality, born in Shanghai in 1948, master degree, a professor of the Faculty of Information and Computer in Shanghai Business School, Specialty is Information and test, major study in information test and E business. (200235 上海 上海商学院信息与计算机学院 ) 蒋忠仁 (The Faculty of Information and Computer, Shanghai Business School, Shanghai 200235, China) JIANG Zhong-ren 通讯地址 :(201100 上海市闵行区 罗锦路 888 弄 6 支弄 4 号 602 室 ) 蒋忠仁
( 收稿日期 :2009.12.12)( 修稿日期 :2010.03.25)

图 5 主程序流程图

5 结论
系统用 Altera 公司 Cyclone 系列的 FPGA EP2C70F672C8 《PLC 技术应用 200 例》

邮局订阅号:82-946 360 元 / 年 - 45 -


赞助商链接

电工电子实验报告---基于FPGA的DDS信号发生器的设计

电工电子实验报告---基于FPGA的DDS信号发生器的设计 - 电工电子实验报告 课程名称 实验名称 选题性质 EDA 技术基础 综合实验总结 基于 FPGA 的 DDS 信号发生器的...

基于FPGA的DDS信号发生器设计

基于FPGA的DDS信号发生器设计 - 《FPGA 高级应用》期末考试 题学 目 基于 FPGA 的 DDS 信号发生器设计 名熊金齐 电信工程 13-01 541301031041...

基于FPGA的DDS信号发生器设计_图文

基于FPGA的DDS信号发生器设计_工学_高等教育_教育专区。本科生毕业论文,电子信息...1.3 函数信号发生器的发展现状在 70 年代前,信号发生器主要有两类:正弦波和...

基于FPGA的DDS函数信号发生器开题报告

基于FPGA的DDS函数信号发生器开题报告_信息与通信_工程科技_专业资料。北方工业大学...北方工业大学 本科毕业设计(论文)开题报告书 题 目: DDS 便携式信号源设计 关...

基于FPGA的DDS信号发生器设计_图文

基于FPGA的DDS信号发生器设计 - 课程设计任务书 2012~2013 学年第 1 学期 一、课程设计题目:基于 FPGA 的 DDS 信号发生器设计 二、课程设计内容(含技术指标)...

基于FPGA的DDS信号源设计

大连交通大学信息工程学院 毕业设计 (论文) 题目 基于 FPGA 的 DDS 信号源设计...这类信号发生器不仅能产生传统函数信号发生器能产生的正弦波、方波、三角波、 ...

基于FPGA的DDS信号发生器

1.2 设计任务要求 基于 FPGA 实验箱设计 DDS 信号源,可以产生特定频率的正弦波...(2)波形函数存储在ROM中。 根据累加器输出的相位值, 作为地址, 寻找存储在ROM...

基于FPGA的正弦信号发生器设计—毕业设计

基于FPGA的正弦信号发生器设计—毕业设计 - 基于 FPGA 的正弦信号发生器设计 摘要:本设计结合了EDA技术和直接数字频率合成(DDS)技术。EDA技术是现 代电子设计技术...

基于FPGA的DDS信号源设计 (2)

基于FPGA的DDS信号源设计 (2)_电子/电路_工程科技_专业资料。本系统是基于FPGA的基础上利用DDS技术设计一种信号发生器。正文部分主要介绍了该系统的设计原理、组成...

基于FPGA的DDS设计

龙源期刊网 http://www.qikan.com.cn 基于 FPGA 的 DDS 设计 作者:经超 ...关键词:可编程逻辑器件 直接数字频率合成 函数信号发生器 中图分类号:G64 文献...